#Shigetoshi Nakatake


Layout-Aware Variability Characterization of CMOS Current Sources

河科大电子系 IC课题组 , 河南科技大学

Routable and Matched Layout Styles for Analog Module Generation

河科大电子系 IC课题组 , 河南科技大学

Twin-row-style for MOS analog layout

河科大电子系 IC课题组 , 河南科技大学

D-A converter based variation analysis for analog layout design

河科大电子系 IC课题组 , 河南科技大学

Density Optimization for Analog Layout Based on Transistor-Array

河科大电子系 IC课题组 , 河南科技大学

Variation-Tolerant Decomposition of MOS Transistor

河科大电子系 IC课题组 , 河南科技大学

A multi-functional memory unit with PLA-based reconfigurable decoder

河科大电子系 IC课题组 , 河南科技大学

Soft-coupling with A/D and D/A converters for analog reconfigurable system

河科大电子系 IC课题组 , 河南科技大学

Variation Modeling of Current Sources by D/A Converter Analysis

河科大电子系 IC课题组 , 河南科技大学

On Study of Data Reliability of Threshold Sensing with Majority Circuit

河科大电子系 IC课题组 , 河南科技大学

Analog Characterization Module based on A/D and D/A Converters

河科大电子系 IC课题组 , 河南科技大学

Soft-Coupling Module with A/D and D/A Converters

河科大电子系 IC课题组 , 河南科技大学

Evaluation of PLL Layouts based on Transistor Array-style

河科大电子系 IC课题组 , 河南科技大学

Analog Characterization Module with D/A Converter Configuration

河科大电子系 IC课题组 , 河南科技大学

Explicit layout pattern density controlling based on transistor-array-style

河科大电子系 IC课题组 , 河南科技大学